

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : **61-044492**  
 (43)Date of publication of application : **04.03.1986**

(51)Int.Cl. H01S 3/18  
 H01L 29/46

(21)Application number : **60-160127**  
 (22)Date of filing : **22.07.1985**


(71)Applicant : **HITACHI LTD**  
 (72)Inventor : **SATOU NAOSHI**  
**HIRAO MOTONAO**  
**KOBAYASHI MASAYOSHI**  
**MORI TAKAO**

## (54) SEMICONDUCTOR DEVICE

### (57)Abstract:

**PURPOSE:** To enhance the reliability of the titled device by preventing the reaction of both of the followings by providing an Mo or W barrier between a III-V group compound semiconductor crystal of GaAlAs, InGaAsP series or the like and a solder of Au or Au-Sn, In-Sn, or Pb-Sn series.

**CONSTITUTION:** A P type InP 5 and P type InGaAsP 6 are laminated on an InGaAsP active layer 3 filled with a P type InP 2 on an N-InP substrate 1, and an electrode window is provided in an SiO<sub>2</sub>film 7. Next, Cr of about 150~500&angst;, Mo or W of about 1,000~2,000&angst;, and Au of 1,000~10,000&angst; are laminated by successive evaporation. Loading to a heat radiator produces the electrode structure of ohmic electrode and adhesion layer-barrier metallic laser-Au or solder layer. Even under high temperature and high output, the reaction of the solder and the laser constituent or the rise in operating current due to the diffusion of solder into the laser element never occurs.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

⑨ 日本国特許庁 (JP)      ⑩ 特許出願公開  
 ⑪ 公開特許公報 (A)      昭61-44492

⑤Int.Cl.  
H 01 S 3/18  
H 01 L 29/46

識別記号      行内整理番号  
7377-5F  
7638-5F

③公開 昭和61年(1986)3月4日

審査請求 未請求 発明の数 1 (全4頁)

④発明の名称 半導体装置

②特願 昭60-160127  
 ②出願 昭56(1981)8月5日  
 前実用新案出願日援用

⑦発明者 佐藤 藤	國分寺市東恋ヶ窪一丁目280番地	株式会社日立製作所中央研究所内
⑦発明者 平尾 元尚	國分寺市東恋ヶ窪一丁目280番地	株式会社日立製作所中央研究所内
⑦発明者 小林 正義	國分寺市東恋ヶ窪一丁目280番地	株式会社日立製作所中央研究所内
⑦発明者 森 孝夫	國分寺市東恋ヶ窪一丁目280番地	株式会社日立製作所中央研究所内
⑧出願人 株式会社日立製作所	東京都千代田区神田駿河台四丁目6番地	
⑨代理人 弁理士 中村 純之助		

明細書

1. 発明の名称 半導体装置

2. 特許請求の範囲

(1) III-V族化合物半導体装置の電極構造において、該電極が該電極下の半導体とオーミック接觸を有する第1の金属層と該第1の金属層上のMoもしくはWからなる第2の金属層と該第2の金属層上のAuまたはAu-Sn系ソルダー、In系ソルダー、Pb-Sn系ソルダー等のソルダー群の少なくとも1者を有する第3の金属層とからなることを特徴とする半導体装置。

3. 発明の詳細な説明

[発明の利用分野]

本発明は、GaAlAs、InGaAsP系などのIII-V族化合物半導体装置の電極構造に関する。,

[発明の背景]

従来、GaAlAs系化合物半導体レーザでは、p側電極として、Au-Ga-Ni、Au-Sn、Cr-Auなどの多層構造電極が、n側電極として、Au-Zn、

Cr-Auなどの多層構造電極が用いられていた。とくに、InP系のInGaAsP/InP系の四元化合物半導体レーザのp側電極には、Cr-Auの連続蒸着熱処理によって構成したオーム電極が用いられ、Au-Sn、In半田に対する接合面としてもそのまま使用されていた。

しかし、上記のような従来の電極では、240℃～330℃の高温で、Au-Sn半田材によるポンディングが行なわれた場合、Cr層だけではAu、Snの拡散、反応に対する十分なバリヤ層として働くかず、In、Snなどの相互拡散を生じ、最後には、In-Snの合金化反応が進行して、素子を破壊する欠点があった。さらに、この傾向は、とくに、InGaAsP/InP系化合物半導体レーザを高温、大電流で長時間動作させたときに発生し易く、たとえば、70℃、100mA程度で数千時間動作させると、レーザ発振をする活性層部分を放熱体に近づけてマウントした、いわゆるジャンクション・ダウンでマウントしたレーザの活性層近くの、しかも、出力側端面近傍の電極の一部が高温、大電流に長

特開昭61- 44492(2)

時間さらされことになり、Crを通して、半田金属のAu、Snが、また、結晶材料を構成するIn、Ga、As、Pなどが相互に拡散して、各種の低融点合金を形成したり、金属として析出したりで、レーザの特性を低下させることがあった。

## 〔発明の目的〕

本発明は、高温、大電流動作でも比較的安定な化合物半導体レーザまたは発光素子あるいは高出力マイクロ波トランジスタのような化合物半導体装置の新しい電極構造を提供することを目的とする。

## 〔発明の概要〕

本発明は、MoまたはWなどの高融点遷移金属をバリヤ金属として用いることによって、高信頼度電極を実現したものである。

## 〔発明の実施例〕

以下、本発明を実施例を参照して詳細に説明する。

## 実施例 1.

第1図は本発明によるInGaAsP/InP半導体レー

ザを示す。

n型InP基板1に形成されたp型InPからなる埋め込み層2によって埋め込まれたInGaAsP活性層3に電流を限定して流すために、埋め込み層2と伝導型の異なるn型InGaAsP層4が表面に設けてあり、また、InGaAsP活性層3の上には、p型InPからなるクラッド層5とキャップ層と呼ばれるp型InGaAsPからなる高伝導度層6が設けられ、オーミック接触電極を得やすくしてある。埋め込み層2とキャップ層6に位置合せをして電極を設けるために表面SiO<sub>2</sub>膜からなる絶縁膜層7を設け、その一部に穴開けを行なった後、真空蒸着法によって、第1の金属層8としてCrを約150～500Å、その上に第2の金属層9としてMoまたはWを1000～2000Å、さらにその上に第3の金属層としてAuを1000～10,000Å被着する。

Cr層は接着層として働くもので、これはTi層であってもよい。また、Au層はPHS(Plated Heat Sink)電極の一部として、さらにメッキ法でAuを厚く、追加形成してもよい。さらに、ソルダー金

属層であるAu-Sn層を形成するため、所望の厚さのSnまたはAu-Sn合金を全面または一部に追加蒸着してもよい。一般的には、このままの状態で対向電極11を、例えば、AuSnの蒸着アロイ法で形成した後、このままチップ化する。そして、ジャンクション・ダウン(Junction down)で、活性層の近い方をヒートシンク側にして、Au-Sn系ソルダで放熱体にボンディングする。

本実施例では、第1の金属としてCr、第3の金属としてAuを用いたが、これはInPおよびInGaAsPに対する低抵抗オーミック電極としての特性を良好に保つためで、Ti-Au、Au-Znアロイでも問題はない。

以上のように、バリヤ金属としてMoまたはWを用いて、Cr(またはTi)-Mo(またはW)-Auの3層構造を採用した本発明の電極をもつ半導体レーザーは、放熱体にマウントした後は、オーミック接触電極兼接着層、バリヤ金属層、Auまたはソルダ層の電極構造となり、70℃、10mWの高温、高出力動作寿命試験でも安定動作を示し、約1000

時間でも動作電流の上昇はほとんどなかった。とくに、Cr-Auのみの電極の場合のような、ソルダ材とレーザ構成元素との反応や、ソルダ材のレーザ素子側への拡散による動作電流の上昇は全くなかった。

なお、同様にして、高温高出力での信頼性が要求される発光素子(一般にLED)においても本発明が適用できることはいうまでもない。

## 実施例 2.

第2図は本発明によるGaAlAs/GaAs、CSP型(Channelled Substrate Planer)半導体レーザに適用した例を示す。

第2図に示した半導体レーザは、n型GaAs基板21の一部にチャネル構22が設けられており、その上にn型GaAlAs層23、GaAlAs活性層24、p型GaAlAsクラッド層25、n型GaAsキャップ層26が形成されており、さらに、SiO<sub>2</sub>絶縁膜27をマスクとして、Zn拡散p型層28が設けられている。さらに、全面上にオーミック接触用の第1の金属層29として、Au-Zn(Zn 4%)合金層を厚さ0.3μm

特開昭61- 44492 (3)

被着後、380 °Cで熱処理してオーム性接觸を得た後、その上に第2のバリヤ金属層30として、Wを厚さ0.2 μm、さらにその上に第3の金属層31として、Auを厚さ2 μm被着して3層構造の電極が形成されている。このとき、密着性をおぎなう目的で、第1の金属層として、Crを厚さ0.02 μm被着してからW、Auの順に被着してもよい。

レーザ素子として、(100)面に對して<110>へき開方向に現われる(100)へき開面を得るために、あらかじめ、ホトマスクを用いて、Au層の一部をAuのエッチ液(ヨード液)を用いてエッチングし、へき開が容易になるようにした。

また、n型基板21個に對しては、Au-Snを蒸着、アロイ化してオーム性電極を得た。

本実施例のレーザ素子の電極の反応を調べるために、150 °Cで1000時間の高温保管テストおよび200 °C、100時間の加速寿命テストを行なったが表面のAu層と下地GaAs層中のGaとの反応はWによって阻止され、Wが十分バリヤ層として役立っていることがわかった。

とくに、従来は、Au-SnソルダのSnとGaAs層中のGaが、CrやAuと多元合金をつくって、電子の電圧電流特性を劣化させたり、欠陥の原因を形成したり、接着力を低下させていたが、これらのこととは、本発明のように電極にWバリヤ層を設けることによって完全に防止することができる。

### 実施例 3.

活性層にかかるストレスを低減すると共に、実装におけるソルダ材の盛り上りによる電流電圧特性の劣化や、光出力の一部分のソルダ材盛り上り部分による遮へいをさけるために、多少の熱抵抗成分の上昇を許すとして、p型側を上に(p-side up)またはジャンクション・アップで活性層部を上にしてダイボンドする方法がある。この場合には、n型側電極に對して実施例2と同様にWまたはMoをバリヤ層として用いることができる。また、p型基板を用いて作られた半導体レーザでは、実施例2におけるp型側電極部分がn型側電極に相当し、p型側電極では、Au-Zn/Mo(またはW)/Auとなるのに對して、n型電極ではAuSn/Mo

(またはW)/Au、またはCr/Mo/Auの3層膜とすれば同様な効果がある。

### [発明の効果]

以上説明したように、本発明によれば、GaAlAs/GaAsまたはInGaAsP/InP結晶とソルダ金属を形成するAuまたはAu-Sn系ソルダ、In-Sn系ソルダ、Pb-Sn系ソルダ等のソルダ材の中間にMoまたはW層をバリヤ層として設けることによって、両者の反応を防止し、光半導体装置、あるいは一般半導体装置としての高温、大電流下での信頼性向上を実現することができる。

### 4. 図面の簡単な説明

第1図は本発明の一実施例としてのInGaAsP/InP半導体レーザの斜視図、第2図は本発明の他の実施例としてのGaAlAs/GaAs、CPS型半導体レーザの斜視図である。


### 図において、

- 1 … n型InP基板
- 2 … p型InP埋め込み層
- 3 … InGaAsP活性層 4 … n型InGaAsP層
- 5 … p型InPクラッド層
- 6 … p型InGaAsPキャップ層
- 7 … SiO<sub>2</sub>絶縁膜
- 8 … Cr(またはTi)からなる第1の金属層
- 9 … Mo(またはW)からなる第2の金属層
- 10 … Auからなる第3の金属層
- 11 … 対向電極 21 … n型GaAs基板
- 22 … チャンネル部 23 … n型GaAlAsクラッド層
- 24 … GaAlAs活性層
- 25 … p型GaAlAsクラッド層
- 26 … n型GaAsキャップ層
- 27 … SiO<sub>2</sub>絶縁膜 28 … Zn拡散p型層
- 29 … Au-Zn合金(またはCr)からなる第1の金属層
- 30 … Wからなる第2の金属層
- 31 … Auからなる第3の金属層
- 32 … 対向電極

代理人弁理士 中村 純之助

特開昭61-44492(4)

考1図



考2図

